割り込み関連レジスタ
○ 外部割込み制御レジスタ（ＥＩＣＲＡ)
| － | － | － | － | ISC11 | ISC10 | ISC01 | ISC00 |
| ISC01 | ISC00 | 割り込み発生条件 |
| 0 | 0 | INT0ピンLowレベル |
| 0 | 1 | INT0ピンの論理変化 |
| 1 | 0 | INT0ピンの立ち下りエッジ |
| 1 | 1 | INT0ピンの立ち上りエッジ |
| ISC11 | ISC10 | 割り込み発生条件 |
| 0 | 0 | INT1ピンLowレベル |
| 0 | 1 | INT1ピンの論理変化 |
| 1 | 0 | INT1ピンの立ち下りエッジ |
| 1 | 1 | INT1ピンの立ち上りエッジ |
○ 外部割り込み許可レジスタ（ＥIMSK)
1にすると割り込み許可
○ ピン変化割り込み制御レジスタ（PCＩＣＲ)
1にすると割り込み許可
○ ピン変化割り込み許可０－２レジスタ（PCMSK０－２)
対応するビットを1にするとそのピンのピン変化割り込みを許可
PCMSK0
| PCINT7 | PCINT6 | PCINT5 | PCINT4 | PCINT3 | PCINT2 | PCINT1 | PCINT0
|
PCMSK1
| PCINT14 | PCINT13 | PCINT12 | PCINT11 | PCINT10 | PCINT9 | PCINT8
|
PCMSK2
| PCINT23 | PCINT22 | PCINT21 | PCINT20 | PCINT19 | PCINT18 | PCINT17 | PCINT16
|
○ 外部割込み要求フラグレジスタ（EIFR)
割り込み要求があると１になる
○ ステータスレジスタ（SREG)
「I」 ビットを「１」にする（SEI命令）と全割り込み許可
「I」 ビットを「０」にする（CEI命令）と全割り込み禁止